要勵誌

MSEE ASIC 麵試題目總結 1小時前

　　 發信人: terence (命裏有時終須有), 信區: JobHunting

　　標 題: MSEE ASIC 麵試題目總結

　　發信站: BBS 未名空間站 (Sat Dec 1 00:08:40 2007)

　　MSEE ASIC 麵試題目總結

　　沒啥大的框架，基本是麵試完了以後記在本子上了。水平有限，湊合著看吧 :p

　　Reference:

　　[1] A Circuits and Systems Perspective (3rd Edition) Neil Weste and David

　　Harris

　　[2] Digital Integrated Circuits Jan M. Rabaey

　　1. divide a clock by 2 or 3

　　非常經典的問題。前麵一個好辦，直接把 D flip-flop 的 Q_bar 接到 input 就好。

　　後麵那個有篇paper有詳細的解釋。

　　《Clock divider made easy》 可以去下麵這個地址下來看看

　　http://www.eetop.cn/bbs/thread-29895-1-1.html

　　記得要知道咋用 verilog/vhdl 把他們寫出來

　　2. CMOS inverter, how it works ?

　　這個其實能帶出很多問題。比如 PMOS, NMOS 的工作區域，IC 功耗的表達式等等

　　具體請看 [2] 的 p180—p184 ; [2]的 p188, [2]的p214—p215, [2]的 p220—p221

　　還有些關於就是在inverter上擴展出的問題：

　　Diffusion capacity, why PMOS is 2~3 times larger than NMOS等

　　具體看 [1]的 p158—164

　　3. Master-slave J-k flip-flop, D flip-flop。

　　找本書看看工作的原理。 D flip-flop（CMOS實現）要知道該咋畫

　　4. Setup, hold time. Metastability

　　[1] 的 Sect 7.1 to Sect 7.3.2

　　著重看 D flip-flop 部分。 Latch 基本很少問到 pulsed latch 基本沒問到（本人經

　　驗，僅供參考）。

　　[1] 的 7.6 except 7.6.5

　　5. adder ：幾種類型比如 carry-ripple, carry-look-ahead, carry-skip，一般

　　前兩個問的比較多。需要知道邏輯表達式，原理圖咋畫。

　　比較器： 邏輯表達式，原理圖

　　6. SRAM (注意不是sdram) 的結構

　　6個transistor構成。讀寫的原理， 等效於transistor size的問題。 見 [1]的 p718-

　　p719

　　7. FIFO

　　比較大的問題了，請參考paper。幾個基本的問題要知道比如 fifo的address coding為

　　啥用gray code。 如何判斷fifo是滿還是空。

　　有興趣的看看這個paper

　　Simulation and Synthesis Techniques for Asynchronous FIFO Design

　　Clifford E. Cummings

這篇關於MSEE ASIC 麵試題目總結的文章,11i到此已經介紹完了,希望對你有所幫助。
11i部分文章為網絡轉載,部分出處不明,如果有相關文章無意侵犯閣下之權益,希望來信說明!